韩国A片国产浪潮AV,午夜夫妻试看120国产,6699嫩草久久久精品影院,午夜福利视频导航,国产精品久久久久久日本,免费精品国产人妻国语,亚洲精品一区二区在线,总裁高H掹C纯肉小黄书,国产精品后入内射日本在线观看 ,国产精品扒开做爽爽爽的视频
您的位置：
首頁
>>
管理中心
>>
行業資訊
>>修改新聞資訊信息
資訊類型：
行業要聞
企業動態
新品速遞
解決方案
交流培訓
嘉賓訪談
產業縱橫
人物聚焦
展會動態
會展報告
本站動態
標 題：
*
頁面廣告：
不顯示
顯示
副 標 題：
關 鍵 字：
多個關鍵字請用“
/
”分隔，如：西門子/重大新聞
內容描述：
許多系統需要可靠的非易失性存儲，對于這些系統，可選擇EEPROM存儲器技術。EEPROM技術具有穩定可靠的架構，供應商較多，并且經過了多年的改進。EEPROM器件可用于各種工業標準串行總線，包括I2C?、SPI、Microwire和UNI/O總線
新聞來源：
鏈 接：
責任編輯：
標題圖片：
無
當編輯區有插入圖片時，將自動填充此下拉框
*
所屬類別：
(不超過20項)
電源產品分類
：
UPS電源
穩壓電源
EPS電源
變頻電源
凈化電源
特種電源
發電機組
開關電源(AC/DC)
逆變電源(DC/AC)
模塊電源(DC/DC)
電源應用分類
：
通信電源
電力電源
車載電源
軍工電源
航空航天電源
工控電源
PC電源
LED電源
電鍍電源
焊接電源
加熱電源
醫療電源
家電電源
便攜式電源
充電機(器)
勵磁電源
電源配套分類
：
功率器件
防雷浪涌
測試儀器
電磁兼容
電源IC
電池/蓄電池
電池檢測
變壓器
傳感器
軸流風機
電子元件
連接器及端子
散熱器
電解電容
PCB/輔助材料
新能源分類
：
太陽能(光伏發電)
風能發電
潮汐發電
水利發電
燃料電池
其他類
：
其他
靜態頁面：
生成靜態頁面
*
內 容：
<P><FONT style="COLOR: #000000"> 許多系統需要可靠的非易失性存儲，對于這些系統，可選擇EEPROM存儲器技術。EEPROM技術具有穩定可靠的架構，供應商較多，并且經過了多年的改進。EEPROM器件可用于各種工業標準串行總線，包括I2C?、SPI、Microwire和UNI/O總線。其中，I2C總線在<FONT style="COLOR: #000000">單片機</FONT>和其他芯片組中具有廣泛的硬件支持，并且信號傳遞方式簡單，可采用極小的硅片有效實現，因此占據了非易失性存儲器市場約70%的份額。但是，I2C總線拓撲要依賴于阻值合適的上拉電阻才能實現穩定可靠的通信。電阻值選擇錯誤不僅會造成電能浪費，還可能導致總線狀態和傳輸過程由于噪聲、溫度變化、工作電壓變化以及器件間的制造差異而出錯。 </FONT></P> <P><FONT style="COLOR: #000000"> I2C是二線同步總線，使用總線主器件SCL線上產生的信號作為時鐘。SDA線用于雙向數據傳輸。當時鐘處于特定狀態時可修改數據線，以指示傳輸的開始和停止，從而避免使用更多的線。I2C總線以集電極開路輸出為基礎，其中，器件可通過接地晶體管拉低線的電平，如圖1所示。這樣便可輕松對總線控制進行仲裁，從而在一條數據線上實現雙向通信以及多主器件支持。如圖1所示，每條線都有一個外部電阻連接至Vdd，該電阻可在釋放總線或總線空閑時拉高線的電平。</FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=01_opt1.jpeg src="http://www.sdytech.com/uploadfile/20121119/3804229057354669854.jpg"></FONT></P> <P class=pictext align=center><FONT style="COLOR: #000000"> 圖1 I2C?總線拓撲</FONT></P> <P><FONT style="COLOR: #000000"> 確定上拉電阻值（Rp）時需要考慮三個因素：</FONT></P> <P><FONT style="COLOR: #000000"> · 電源電壓（Vdd）</FONT></P> <P><FONT style="COLOR: #000000"> · 總線總電容（CBUS）</FONT></P> <P><FONT style="COLOR: #000000"> · 高電平總輸入電流（IIH）</FONT></P> <P><FONT style="COLOR: #000000"> 以下面的條件為例計算理想的上拉電阻值：</FONT></P> <P><FONT style="COLOR: #000000"> · 電源電壓（Vdd）為5V</FONT></P> <P><FONT style="COLOR: #000000"> · 時鐘頻率為400kHz</FONT></P> <P><FONT style="COLOR: #000000"> · 總線電容為100pF</FONT></P> <P><FONT style="COLOR: #000000"> 電源電壓（Vdd）</FONT></P> <P><FONT style="COLOR: #000000"> I2C規范將低于VIL或低于電源電壓30%的電壓定義為邏輯低電平，同樣，將高于VIH或高于電源電壓70%的電壓定義為邏輯高電平，如圖2所示。這兩個電平之間的電壓屬于不明確的邏輯電平。實際上，引腳會將該范圍內的電平讀為邏輯高電平或邏輯低電平，但在器件間可能不同，因為溫度、電壓、噪聲源和其他環境因素會影響邏輯電平。</FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=02_opt1.jpeg src="http://www.sdytech.com/uploadfile/20121119/11517535269110708766.jpg"></FONT></P> <P class=pictext align=center><FONT style="COLOR: #000000"> 圖2 指定為邏輯高電平和邏輯低電平的電壓電平</FONT></P> <P><FONT style="COLOR: #000000"> 電源電壓限制了可允許總線拉低的最小Rp值。過強的上拉會阻止器件充分拉低線的電平，導致無法確保邏輯低電平能被檢測到。這是由上拉電阻與接地晶體管的導通電阻之間形成的分壓器產生的，如圖3所示。通常不會指定晶體管的導通電阻。相反，會給定使晶體管上的電壓降低于輸出邏輯低電壓電平（VOL）的最大灌電流（IOL）。使用歐姆定律得出公式1。{$page$}</FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=03_opt1.jpeg src="http://www.sdytech.com/uploadfile/20121119/9959294666395155977.jpg"></FONT></P> <P class=pictext align=center><FONT style="COLOR: #000000"> 圖3 集電極開路拓撲和等效電路</FONT></P> <P><FONT style="COLOR: #000000"> 對于Microchip的I2C EEPROM器件，規定在IOL為3mA時，VOL最大為0.4V，其他制造商的器件的范圍與其相似。</FONT></P> <P><FONT style="COLOR: #000000"> 公式1：允許總線電壓拉低的最小上拉電阻。</FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320030411_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/4221848641996045724.jpg"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320030471_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/1019944824254687388.jpg"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320030532_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/17605819839288597097.jpg"></FONT></P> <P class=pictext align=center><FONT style="COLOR: #000000"> 如果總線上有多個器件，最小Rp由灌電流最低的器件決定。</FONT></P> <P><FONT style="COLOR: #000000"> <STRONG>總線總電容（CBUS）</STRONG></FONT></P> <P><FONT style="COLOR: #000000"> 在SCL和SDA線上，所有引腳、連接、PCB走線和導線都會引入電容。這些電容結合在一起稱為總線電容，對于長走線和長連接來說，總線電容可能很大。集電極開路拓撲需要外部電阻才能在總線釋放時拉高線的電平。上拉電阻（與總線電容耦合）具有一個RC時間常數，該常數限制了上升時間。隨著時鐘頻率的增加，該常數愈發重要，因為需要更少的時間升高線的電平。如果所選電阻值過高，線的電平在下一次拉低之前可能無法上升到邏輯高電平。對于一條總線上具有多個器件的設計（通常具有較大的總線電容）來說，這是重要的考慮因素。</FONT></P> <P><FONT style="COLOR: #000000"> 總線電容可通過PCB走線長度和引腳分布電容計算，也可以使用電容探頭或智能鑷子量表進行測量。如果不能準確計算或測量總線電容，應高估最壞情況讀數以提供安全的最大電阻值。</FONT></P> <P><FONT style="COLOR: #000000"> 公式2是用于確定充電電容負載兩端電壓（與時間成函數關系）的一般公式。這可以計算在特定上拉電阻和總線電容下，總線電壓上升到特定值所需的時間。</FONT></P> <P><FONT style="COLOR: #000000"> 公式2：通過電阻對電容進行充電的一般公式。</FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320031064_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/4405130473394107995.jpg"></FONT></P> <P class=pictext align=center><FONT style="COLOR: #000000"> 重新排列</FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320031165_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/15919522397912359483.jpg"></FONT></P> <P><FONT style="COLOR: #000000"> 之后，我們可計算電壓上升至VIL的時間（T1）、上升至VIH的時間（T2）以及精確計算這兩個電平之間的時間（TR），如圖4所示。由于VIL和VIH都是由Vdd產生的，因此該公式與電源電壓無關，因為Vdd項已抵消。</FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=04_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/10137657389356391316.jpg"></FONT></P> <P class=pictext align=center><FONT style="COLOR: #000000"> 圖4 邏輯低電平轉換為邏輯高電平的充電時間</FONT></P> <P><FONT style="COLOR: #000000"> 求解</FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320031367_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/1847529409603715899.jpg"></FONT></P> <P class=pictext align=center><FONT style="COLOR: #000000"> 求解</FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320031431_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/12480903011978397572.jpg"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320031494_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/15995536634762167892.jpg"></FONT></P> <P><FONT style="COLOR: #000000"> 各種工作電壓的最大上升時間由I2C標準指定，并通過上拉電阻確定。根據該時間和總線電容，我們可以計算允許的最大上拉電阻（Rp）。當電壓為5V，時鐘頻率為400kHz時，給定總線電容CBUS為100pF，則規定的最大上升時間（TR）為300ns。</FONT></P> <P><FONT style="COLOR: #000000">公式3：符合I2C上升時間標準的最小上拉電阻。</FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt="missing image file" src="http://www.sdytech.com/uploadfile/20121119/7539593681786031346.gif"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320031621_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/14545268946386410056.jpg"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt="missing image file" src="http://www.sdytech.com/uploadfile/20121119/7539593681786031346.gif"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320031673_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/12858274624757258016.jpg"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt="missing image file" src="http://www.sdytech.com/uploadfile/20121119/7539593681786031346.gif"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320031703_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/13526564451240899874.jpg"></FONT></P> <P class=pictext align=center><FONT style="COLOR: #000000"> 高電平總輸入電流（IIH）</FONT></P> <P><FONT style="COLOR: #000000"> 即使沒有器件拉低線的電平，線仍處于邏輯高電平時，電流仍會繼續流過上拉電阻。該電流由總線上器件的數字輸入的泄漏產生，也可能是質量較差的PCB材料以及焊接殘留物所導致。其中一些因素是無法預見的，但采用高質量材料和良好的制造工藝時，輸入引腳泄漏是主要原因。 </FONT></P> <P><FONT style="COLOR: #000000"> 根據圖2，沒有器件拉低總線電平時，線的電平需要高于VIH才能被視為邏輯高電平。泄漏電流會限制Rp的最大值，這樣其兩端的電壓降不會阻止線的電平被拉高至VIH以上。對于VIH規范，還應謹慎留出一些保護裕量，以防止噪聲尖峰將電壓拉低至VIH電平以下。要在高噪聲環境下穩定工作，I2C規范建議采用0.2 Vdd作為高出VIH的適當裕量。 </FONT></P> <P><FONT style="COLOR: #000000"> 公式4：邏輯高輸入電平上的額外裕量。</FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320031871_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/5868349381962630025.jpg"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320031856_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/13128470000915377121.jpg"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320031901_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/1990932082431051801.jpg"></FONT></P> <P><FONT style="COLOR: #000000"> 通常會在器件的數據手冊中給出數字輸入的泄漏電流，對于Microchip的I2C EEPROM器件，最大輸入泄漏電流（IlIEE）為1μA。組成系統的最少元件是單片機I2C主器件和I2C從器件。對于本例，采用一個輸入泄漏電流（IlIMCU）為1μA的單片機和四個I2C EEPROM器件，允許100%裕量，IIH為10μA。</FONT></P> <P><FONT style="COLOR: #000000"> 公式5：已定義總線的引腳泄漏產生的泄漏電流。</FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320032069_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/6364677077166036586.jpg"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320032141_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/14816710384543749793.jpg"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320032178_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/17908944627397195876.jpg"></FONT></P> <P class=pictext align=center><FONT style="COLOR: #000000"> 應用歐姆定律，我們可以確定符合這些規范的Rp最大值。</FONT></P> <P><FONT style="COLOR: #000000"> 公式6：確保邏輯高電平的最小上拉電阻值。{$page$}</FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt="missing image file" src="http://www.sdytech.com/uploadfile/20121119/7539593681786031346.gif"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320032379_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/3498689232508983389.jpg"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt="missing image file" src="http://www.sdytech.com/uploadfile/20121119/7539593681786031346.gif"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320032431_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/4758173377649812216.jpg"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt="missing image file" src="http://www.sdytech.com/uploadfile/20121119/7539593681786031346.gif"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320032458_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/8873730137701265516.jpg"></FONT></P> <P class=pictext align=center><FONT style="COLOR: #000000"> 電阻值計算</FONT></P> <P><FONT style="COLOR: #000000"> 通過計算電源電壓、總線電容和泄漏電流，我們可以得出RP值的范圍。</FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt="missing image file" src="http://www.sdytech.com/uploadfile/20121119/7539593681786031346.gif"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320032515_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/6278565870110336997.jpg"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt="missing image file" src="http://www.sdytech.com/uploadfile/20121119/7539593681786031346.gif"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320032544_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/13526564451240899874.jpg"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt="missing image file" src="http://www.sdytech.com/uploadfile/20121119/7539593681786031346.gif"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320032577_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/8873730137701265516.jpg"></FONT></P> <P><FONT style="COLOR: #000000"> 可以忽略由泄漏電流產生的 50KΩ（最大值），因為總線電容起主導作用。因此，可接受的電阻值的范圍為:</FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt="missing image file" src="http://www.sdytech.com/uploadfile/20121119/7539593681786031346.gif"></FONT></P> <P align=center><FONT style="COLOR: #000000"><IMG alt=MM1320032646_opt.jpeg src="http://www.sdytech.com/uploadfile/20121119/14191579545458520670.jpg"></FONT></P> <P><FONT style="COLOR: #000000"> 設計人員應選擇范圍中間附近的值，以盡可能提供較大的保護帶。對于本例，2.2KΩ的上拉電阻較為理想。</FONT></P> <P><FONT style="COLOR: #000000"> <STRONG> 總線速度與功耗</STRONG></FONT></P> <P><FONT style="COLOR: #000000"> 當提高總線速度或存在較大總線電容時，必須減小上拉電阻。阻值較低的電阻會導致電流消耗增加，因為總線上的每個邏輯低電平都會產生對地通路，從而對功耗造成負面影響。快速完成任務并使系統恢復到低功耗空閑狀態，與較高總線速度要求所產生的額外電流消耗存在矛盾，總線速度可成為兩者之間的權衡因素。對于功耗預算非常低的應用，SPI可能是更合適的總線協議，因為其使用驅動線路，而不是集電極開路。<SPAN style="FONT-FAMILY: Webdings"><</SPAN></FONT></P>